`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    01:36:15 04/02/2011 
// Design Name: 
// Module Name:    carryOp 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module carryOp(
    input g1,
    input p1,
    input g2,
    input p2,
    output g_out,
    output p_out
    );

	assign g_out = g2 | g1 &p2;
	assign p_out = p1 & p2;

endmodule
